【東芝】SiCデバイスのノイズ低減・損失低減を実現する次世代ゲートドライバー技術を開発

～パワー半導体分野におけるEV・データセンター向け電源システムの小型化・低コスト化、低消費電力化を実現～

２０２６－２－１７
株式会社　東芝


SiCデバイスのノイズ低減・損失低減を実現する次世代ゲートドライバー技術を開発
～パワー半導体分野におけるEV・データセンター向け電源システムの小型化・低コスト化、低消費電力化を実現～

概要
　当社は、当社グループが強みを有するパワー半導体分野において、次世代デバイスであるSiC(炭化ケイ素)デバイスの性能を最大限引き出す2つの次世代ゲートドライバー技術を開発しました。本技術により、SiCデバイスの高効率化・小型化および信頼性向上を実現し、EVなどにおけるエネルギー効率の向上や、UPS（無停電電源装置）をはじめとするデータセンター向け電源システムの高電流密度化を通じて、脱炭素社会の実現に貢献します。
　パワー半導体は電力のON・OFF（スイッチング）を繰り返すことによりパワーエレクトロニクス機器を効率よく制御・動作させます。SiCデバイスは、現在最も普及しているSi（シリコン）デバイスと比較して、高速スイッチングに優れ、ONからOFF、OFFからONへの移行時に発生する電力損失の大幅な低減が見込める一方で、高速動作（高周波化）によりノイズが発生し結果として効率が低下するという、トレードオフの関係にあります。高性能SiCデバイスの実現には、このトレードオフの最適化に加え、高周波化やパワー半導体モジュールの大容量化に伴い駆動ICで発生する損失（以下、駆動損失）の増加への対応が不可欠です。
　今般当社は、SiCデバイスを駆動するゲートドライバーICにおいて、世界初の自動駆動波形生成機能により、損失とノイズの最適バランス制御を可能とする「フィードバック型アクティブゲートドライバー技術」、および少ないキャパシタ構成で多段の階段状のゲート電圧生成を世界で初めて実現し、駆動損失を大幅に削減する「低損失ゲートドライバー技術（2進重みづけスイッチドキャパシタ方式）」を開発しました。これにより、SiCデバイスの電力損失を低減し、高効率化・小型化と信頼性向上を同時に実現しました。
　当社は、本技術の詳細を、2月15日～19日に米国サンフランシスコで開催される半導体業界で最大級の国際学会「2026 IEEE International Solid-State Circuits Conference（ISSCC）」で発表します。

開発の背景
　近年、EVやデータセンター電源に用いられるパワーエレクトロニクス機器は、高周波化・高速スイッチングによる小型化・高効率化が求められています。SiCデバイスは従来のSi（デバイスに比べ高速スイッチングに優れ、電力損失の大幅な低減が見込めることから注目されていますが(*1)、駆動時のエネルギー損失低減とノイズ増加のトレードオフが課題でした。このトレードオフを改善する従来技術(*2)では、環境変動やデバイス特性のばらつきにより、安定した動作や高効率化が困難でした。さらに、大型デバイスを駆動するドライバーの消費電力や発熱、高効率化や小型化についても課題となっていました。当社はこれらの課題を解決するため、2つの革新的な技術を開発しました。

[画像1]https://digitalpr.jp/simg/1398/128494/600_183_202602161818036992e0cbb4c1c.png


図：パワエレ機器におけるSiC適用効果と課題


本技術の特長
　2つの新技術はいずれも、SiCデバイスを駆動する信号を供給するゲートドライバーICに関する技術です。

1.フィードバック型アクティブゲートドライバー
温度や負荷変動に応じて最適な駆動波形をリアルタイムに生成。試作回路で最大28％の損失低減、58％のサージ抑制を達成。
　SiCパワーデバイスの高効率・高速スイッチングの特性を最大限に引き出しつつノイズの発生を抑えるための技術です。独自のフィードバック機能を搭載したゲートドライバーで最適な波形を生成することで、電圧の急激な変化やサージを防ぎます。フィードバックを行うためにはパワーデバイスの電圧を検出する必要がありますが、従来の方法ではこの検出電圧に誤差が含まれるため、正しい波形を生成することができませんでした。そこで、提案技術では誤差を補正する回路を搭載することにより、正確な動作電圧の検出が可能となりました。これにより、リアルタイムで最適な駆動波形を生成し、ノイズの原因となる電圧サージや遷移速度を常に最適化することができます。試作回路では、温度や負荷変動などの環境変化に対して安定した動作を実現し、最大28%のスイッチング損失低減と、最大58%のサージ抑制を達成しました。本技術は、EV用インバータなどの高電圧・大電流を扱うパワーエレクトロニクス機器の小型化・高効率化に大きく貢献します。


[画像2]https://digitalpr.jp/simg/1398/128494/600_225_202602161818346992e0eaf059c.png


図1：検出誤差補正回路


[画像3]https://digitalpr.jp/simg/1398/128494/600_174_202602161818546992e0fee3801.png


図2：開発したフィードバック型アクティブゲートドライバーと特性改善効果


2.低損失ゲートドライバー
独自の2進重みづけ方式により、キャパシタ数を削減しながら9段階のゲート電圧を生成。試作回路で84％の駆動損失削減を実現。
　従来のゲートドライバーは、パワーデバイスの動作周波数や電流が増えるとデバイスが大型化し、それに比例して駆動損失も増加していました。このため、システムの電力効率向上や小型化を妨げる要因となっていました。駆動損失を削減する方法として、「スイッチドキャパシタ回路」と呼ばれる回路形式でゲート電圧を階段状に増減させる手法が使われてきました。しかし、階段の段数を増やすほど必要なキャパシタの数も増え、部品数が多くなり、小型化が難しくなるという課題がありました。そこで今回、キャパシタの容量と印可電圧を2進数で重みづけするとともに、独自のスイッチ接続構成を採用することで、従来よりも必要なキャパシタの数を削減できる手法を開発しました。試作回路では、わずか4つのキャパシタで9段階の階段状のゲート電圧を生成し、84%の駆動損失削減を達成しました。この技術により、特に軽負荷時の効率向上やシステム全体の小型化に貢献します。


[画像4]https://digitalpr.jp/simg/1398/128494/600_339_202602161819186992e116a68c7.png


図3：提案回路の構成と階段状駆動による駆動損失削減効果


[画像5]https://digitalpr.jp/simg/1398/128494/600_215_202602161819316992e123a5090.png


図4：開発した低損失ゲートドライバーと特性改善効果


今後の展望
　当社は、本技術のさらなる研究開発を進め、東芝デバイス＆ストレージ株式会社での早期実用化を目指します。当社はさまざまなパワーエレクトロニクス機器の高性能化を通じ、カーボンニュートラルの実現に貢献してまいります。

以上


*1:https://www.meti.go.jp/policy/mono_info_service/joho/conference/semicon_digital/0011/0011-2.html
*2: 世界で初めて、次世代パワー半導体を制御する高機能ドライバーICをワンチップ化
https://www.global.toshiba/jp/technology/corporate/rdc/rd/topics/21/2110-02.html